Dual Harness Verification Architecture: Using UVM and C++ Methodologies

Precios a partir de
115,49

Destacado

COMPARAR TODAS LAS TIENDAS WEB (2)

Descripción

Dual Harness Verification Architecture: Using UVM and C++ Methodologies

Description Descripción
Product Specifications Especificaciones del producto
Resultados relacionados Resultados relacionados
Next
Previous

Comparar tiendas web (2)

Shop
Precio
Amazon Logo
115,49 €
Ver oferta
Amazon Marketplace Logo
115,49 €
Ver oferta
Descripción (0)

Dual Harness Verification Architecture: Using UVM and C++ Methodologies

Especificaciones del producto

Marca Independently Published
EAN
  • 9798242507814

CreateSpace Independent Publishing Platform

Logic Design and Verification Using SystemVerilog (Revised)

62,28 €
Comparar 2 tiendas 2 tiendas

Shine Book Publishing

An introduction to Universal Verification Methodology (UVM)

16,76 €
Comparar 2 tiendas 2 tiendas

Independently Published

The VLSI Verification Interview Handbook: SystemVerilog, UVM, AMBA and Modern SoC Design

22,18 €
Comparar 2 tiendas 2 tiendas

Independently Published

SystemVerilog and UVM: A Comprehensive Guide to Constrained-Random Verification the Universal Methodology

10,80 €
Comparar 2 tiendas 2 tiendas
Elección Destacada
115,49 €
Ver oferta